中关村元坤智造工厂,注册立享优惠!

国内专业的IC销售商
北京耐芯威科技有限公司
Beijing NaiXinWei Technology Co., Ltd.

产品与服务

混合信号设计环境的一种工作流程

对全定制的模拟、数字、混合信号和射频IC设计,Cadence模拟信号设计环境是目前从前端到后端模拟电路设计较完善的自动方案。这个环境集成了很多强大的工具以满足用户在各种工业领域的不同需要,如无线通讯、计算机、多媒体、汽车和家用电子。环境中的所有工具紧密地集成在Virtuoso设计架构II中。该环境全方位地提供了设计输入、模拟、分析、绘制版图和逻辑验证工具单一的接口,并具有交互式及紧密集成的特点,在Cadence模拟设计环境中可以自由地在电路级和物理级设计中转换。该环境具有以下特点: 

强大的从前端到后端的模拟和混合信号IC设计环境 
支持行为级和晶体管级模拟和混合信号设计 
支持分布式处理的交互模拟环境、集成的波形显示和分析系统 
同时支持Spectre和Spectre RF混合信号仿真和后仿真分析 
常用的第三方模拟器接口 
SPECTRE 电路仿真器 

a. 适于复杂电路的高级仿真器 

采用与SPICE相同的算法,所有的算法都采用最新的算法结构与算法技术,以向用户提供高的仿真速度和容量,与SPICE系列电路仿真器相比具有以下特点: 

仿真电路容量可大于50,000个晶体管 
更高的仿真速度、仿真精度及收敛特性 
全面的半导体模型支持 
支持行为级模型的Verilog-A语言 
包含Modelwriter,能够快速、方便地产生Verilog-A模型 
支持所有Berkeley SPICE 的输入文件和分析结果 
能够处理大规模的混合信号设计 
支持通用的模拟电路网表格式 
b. 优异的仿真特性 

很多电路的仿真结果表明,SPECTRE 的仿真速度比SPICE(SPICE2、SPICE3)快3倍以上,随着电路规模的增大其速度的提升将更加明显。同时,SPECTRE仿真器采用了更加合理、有效的数据存放结构,大大节省了仿真时使用的内存空间。通常情况下,SPECTRE使用的内存仅为SPICE2、SPICE3的一半。 

c. 支持所有的线路元件 

SPECTRE采用直接的方法在差分方程层上仿真模拟电路、数字电路,它能够处理包括以下元件的电路:电阻、电容、电感、变压器、有损及无损传输线、独立电流源、电压源、电压、电流控制的电压、电流源、二极管及双极型晶体管、JEFT、MOSFET、GaAs MESFET。 

d. 提供多种仿真分析途径 

SPECTRE仿真器提供多种分析途径,有类似于SPICE的基本分析方法,也有新增加的方法,包括瞬态分析、AC分析、DC工作点、功能传递分析、灵敏度分析、Monte Carlo分析、大小信号周期性稳态分析(需要RF option)。 

e. 全面的半导体器件模型 

与SPICE一样,SPECTRE内置有器件模型,用户只需要确定模型参数。模型有BJT、Diode、MOSFET、GaAs MESFET、JFET、SOI等。Cadence公司的模型能够满足半导体生产线的要求,新的模型还将不断增加。 

SPECTRE采用电荷守恒的模式,提高了MOS电路的分析精度。SPECTRE使用一种简单的输入格式来描述器件并进行分析,同时还兼容SPICE2G输入语言以方便SPICE用户。 

f. 自定义建模 

SPECTRE具有明确的程序界面,用户可以将自定义的模型加入到仿真器中。同时,还提供曲线连续扫描分析,用来检查模型的完整性、分析结果与假设条件之间的不一致性等,对于新建的模型是一种很有效的查错工具。 

g. 支持模拟电路自顶向下的设计 

SPECTRE支持使用Verilog-A语言对模拟电路进行行为级的描述,能够进一步提高仿真性能。使用图形界面的Modelwriter,可以自动生成多种复杂程度、多种精度的仿真模型。 

h. 适合混合信号设计 

SPECTRE还提供了业界广泛使用的Virtuoso DFII 数字电路仿真器,仿真电路规模可以轻易超过50,000个晶体管,不必再对电路进行专门的划分。 

i. 兼容SPICE及其系列仿真器,接受HP、IBM、Sun Solaris操作平台。 

SPECTRE RF电路仿真工具 

SPECTRE RF电路仿真工具针对RF电路,如发射器、接收器、VCO、PLL等进行非线形分析,从而完成整个芯片的、晶体管级的电路仿真。该工具具有以下特性: 

准确模拟RF特性,如转化率、IP3、1-db压缩率、噪声特性等 
时域、频域内准确模拟噪声特性 
对于非线形电路,如混频器、晶振、开关电容滤波器、采样电路等,能快速收敛 
准确模拟震荡器中的相位噪声 
支持使用Verilog-A语言的模块完成自顶向下的设计 
支持RF电路的蒙特卡洛分析 
Cadence信号处理工作系统支持高效通信系统仿真中的行为级模块的参数提取 
设置了衬底耦合分析、RF IC模型包、SPECTRE RF SPW模型等option 
该工具支持以下分析功能 

a. 周期性稳态分析(PSS) 

采用“牛顿逼近法” 
利用SPECTRE瞬态分析的方法计算稳态时间的划分点 
采用二维傅立叶变换降低噪音基数 
设置了swept PSS分析 
b. 周期性小信号分析 

可完成PAC、PXF、Pnoise、PSP等小信号分析 
利用PSS计算直流工作点 
采用傅立叶积分计算频带响应 
c. 频率转换 

PAC描述了小信号AC响应与时间的关系曲线 
可以描述多路输出信号与输入频率的关系 
能够计算频率转换电路如混频器、采样电路的转换增益等 
d. 噪声特性 

Pnoise 计算噪声随时间的平均分布 
充分考虑了多路噪声信号中的重叠部分 
提供噪声测量、输出输入信号查询等功能 
提供主要噪声来源的总结表格 
e. 振荡器分析 

对于无需驱动的电路或者自激电路,如共振电路、电压控制的振荡器等,可快速计算PSS 
计算振荡频率 
计算相位噪声 
相对于工艺模型的准确性在1db以内 
相位噪声中含颤动噪声分析 
提供相位噪声曲线 
f. 低IF设计 

PDISTO:计算1/4周期的稳态信号 
时域、频域的混合技术能够准确描述电路的响应 
利用PDISTO扫频分析完成1db压缩、IP调用计算 
g. 数字调制 

采用包络跟随瞬态分析方法分析经过低频数字调制的高频载波系统 
能够仿真具有相对于高频时钟信号的低频系统 
速度较瞬态分析快 
支持ACPR计算 
On-Chip Passive Component Modeler 

采用三维电磁方案针对螺旋电感、变压器、传输线及键合压焊点生成相应模型,提取的RLMC模型可以加入到原理图或网表中进行仿真。 

Spectre RF package modeler option 

Package Modeler是第一个针对RF IC的交互式建模工具,用户可以将package 参数、材料信息及R-L-C宏观模型等计入模型中,支持常用的 package格式包括SOIC、DIP及QFP。 

衬底耦合分析 

Cadence RF衬底耦合分析工具配合Diva参数提取工具,针对电路衬底生成三维网状阻性模型。利用Cadence模拟设计环境,该模型可以很容易地加入电路网表之中完成带衬底耦合效应的仿真。提取规则文件可以由用户或厂家开发,以识别各器件的衬底耦合区域及互连结构。根据器件的衬底耦合区域和互连结构、衬底厚度、阻值,提取工具可生成寄生参数网络。 

统计分析 

统计分析工具能够定量测量IC器件的制造变量对一个给定设计的影响。用仿真工具进行多次仿真,每次仿真根据统计分布对器件采用不同的参数值,同时支持参数之间的统计相关。用户能够指示使用过程变量或器件失配。模拟被结束时,用户在显示数据时可以有多种选择:直方图、曲线族、十分简单地产生给出报告、根据一个或多个条件给出报告。蒙特卡洛和统计分析提供以下功能: 

帮助发现制造和处理方面的问题 
关键数据以确定运行是否恰当 
各种测试的相关性:图形方式显示直方图、分散图和曲线族 
全局处理变量和器件到器件的失配变化的模型 
电路优化 

为了达到特定的设计目标,电路优化工具允许用户决定所需的最优元件参数。使用用户提供的假设参数初始值,优化程序使用一种或两种算法,进行一系列反复仿真以求满足设计标准。一个算法是LSQ(Least Square),适合于规则的、有噪声的和没有约束的数据的优化。另一个CFSQP(C-version Feasible Sequential Quadratic Programming)算法,适用于多目标的、有约束或无约束的设计。电路优化工具提供以下功能: 

对已有的设计优化以达到新的要求,进一步优化设计性能 
由上至下的设计和设计复用方法 
多优化算法 
曲线适合算法以匹配任何参考波形 
图形化用户界面 
电子设计的边角分析 

边角分析工具提供了友好的环境,可以进行制造过程中的极限情况分析。通过对制造过程中的电压和温度参数的分析,即使在不相关的变量在最坏组合的情况下,工具可以确定能否达到设定的性能。边角分析工具提供以下功能: 

在制造过程中,电压和温度在极限情况下电路性能的自动测量 
在问题发生之前排除 
用户定义的边角 
图形和文本结果 
多模型格式支持 
Cadence 信号处理工作系统--SPW 

一个集系统设计、仿真和实现环境于一体的集成化环境。它是一个针对电子设计的基于模块化设计仿真和实现的环境。它通常的应用领域包括无线通信、有线通信、多媒体、网络等。SPW是对于算法的开发、滤波器设计、C代码生成、软硬件协同设计和硬件综合的理想工具。 

SPW具有以下功能特点: 

在各个设计层次上(如系统算法、软硬件结构、VHDL语言或Verilog语言)指定输入和仿真一个完整的系统设计 
在一个“真实”的环境中测试和验证一个完整的系统 
在整个系统的环境中对硬件结构和软件结构的权衡进行分析 
在整个设计流程中,最大化设计的复用性。