谷歌Frozen V2新一代TPU架构曝光，创新片上集成SRAM，尝试绕开高端CoWoS封装依赖

发布时间：13小时前

类别：行业动态

阅读：5

7 月下旬，一份摩根士丹利行业报告披露谷歌下一代 TPU 芯片 Frozen V2 完整架构规划，做出非常大胆的路线调整：把大容量 SRAM 高速缓存直接集成在计算硅片内部，不再采用传统方案，把 SRAM 做成独立芯粒，依靠 CoWoS 先进封装和计算芯片拼接到一起。项目计划 2027 年进入早期试产，专门面向 Gemini 大模型推理场景做深度优化。

AI 芯片普遍面临著名的 “内存墙” 难题。SRAM 是速度最快的片上缓存，用来存放模型高频访问数据。传统方案中，计算单元、SRAM 缓存、HBM 存储分属不同芯片，依靠先进封装实现互连；虽然技术成熟，但是带来额外信号延迟，同时 CoWoS 产能紧张、价格昂贵，供货长期紧张，成为制约 TPU 产能扩张重要瓶颈。

Frozen V2 选择将大容量 SRAM 直接制作在计算晶圆上面，芯片内部直接完成高速数据交互，省去跨芯片的数据传输，理论上延迟更低、访问速度更高，同时减少对于高端异构封装产能的依赖。但是该方案同样存在显著代价：芯片整体面积会明显增大，芯片设计复杂度显著提升；当大模型架构出现重大改版，缓存容量、布局都要随之改动，就需要重新流片，芯片迭代成本和周期随之上升。

谷歌做出这样的技术选择，本质是供应链压力倒逼加上推理场景需求驱动。全球范围内 CoWoS 产能持续紧张，所有 AI 芯片厂商都在争夺有限产能资源。谷歌作为自研芯片大户，希望通过架构创新降低对特定封装工艺的依赖，掌握更大供应链自主权。在此之前，海外初创芯片企业 Taalas 也采用类似思路，直接把神经网络权重存储集成在硅片上，用来优化推理性能。

从行业趋势看，越来越多企业不再被动接受现有制造‑封装条件，而是反向修改芯片架构，用架构创新抵消供应链约束。国内大量 AI 芯片团队同样面对先进封装资源紧张的现实，Frozen V2 的思路具备很强借鉴意义：芯片性能提升，不止可以靠更先进制程、更多 HBM 堆叠，架构层面的取舍创新同样可以解决现实业务痛点。